๐ค ํต์ฌ์ ๋ฆฌ
๊ณต๋ถ๋ฅผ ํ๋ฉฐ ํต์ฌ์ด๋ผ๊ณ ์๊ฐ๋๋ ๋ถ๋ถ์ ๋ฝ์์ ์ ๋ฆฌํ๊ฒ ์ต๋๋ค.
6๋จ์๊น์ง์ ํต์ฌ์ ๋ฆฌ์ด๋ฉฐ ๋ค์ ๋จ์์ ํต์ฌ์ ๋ฆฌ๋ ๋ค์ ๊ธฐํ์ ์งํํ๊ฒ ์ต๋๋ค.
์ปดํจํฐ ๊ตฌ์กฐ๋ฅผ ๊ณต๋ถํ๋ฉฐ ํฌ์คํ ์ ํ์ง ์์ ์ดํด๊ฐ ๋ ๋์๊ธฐ์ ํ๋ฆฐ ๋ถ๋ถ์ด ์๋ค๋ฉด ์ง์ ํด์ฃผ์ธ์!
๐ 2-Pass Assembler
์ด์ ๋ธ๋ฌ๋ ์ด์ ๋ธ๋ฆฌ์ด๋ฅผ ๊ธฐ๊ณ์ด ํํ์ ์ค๋ธ์ ํธ ์ฝ๋๋ก ํด์ํด ์ฃผ๋ ์ปดํจํฐ ์ธ์ด ๋ฒ์ญ ํ๋ก๊ทธ๋จ์ ๋งํฉ๋๋ค.
์ด์ ๋ธ๋ฌ๋ ๊ธฐ๋ณธ ์ปดํจํฐ ๋ช ๋ น์ด๋ค์, ์ปดํจํฐ ํ๋ก์ธ์๊ฐ ๊ธฐ๋ณธ ์ฐ์ฐ์ ์ํํ๋๋ฐ ์ฌ์ฉํ ์ ์๋ ๋นํธ ํจํด์ผ๋ก ๋ณํ์ํค๋ ํ๋ก๊ทธ๋จ์ ๋๋ค.
Assembler์ 2-Pass๋ฅผ ๋ถ์ธ ์ด์ ๋ ๋ง ๊ทธ๋๋ก 2๋ฒ ์ง๋๊ฐ๋ค๋ ๋ป์ ๋๋ค.
์ด๋ ์ด์ ๋ธ๋ฆฌ์ด๋ก ์์ฑ๋ ์ฝ๋๋ฅผ 2๋ฒ ์ํํ๋ฉด์ ์ฒซ ๋ฒ์งธ ์ํ๋ ๋ถ์กฑํ ๋ถ๋ถ์ ์ฑ์์ค๋ค๋ ์์๊ฐ ์์ต๋๋ค.
2-Pass Assembler๋ฅผ 1st pass์ 2nd pass ๋ ๊ฐ์ง ๊ณผ์ ์ผ๋ก ๋ํ๋์ต๋๋ค.
์ด๋ฅผ Flow Chart๋ฅผ ํตํด ์ค๋ช ํ๊ฒ ์ต๋๋ค.
๐ 1st pass
1st pass์ ๋ํ flow chart๋ฅผ ํตํด ์ดํด๋ณด๊ฒ ์ต๋๋ค.
๐ 2nd pass
2nd pass์ ๋ํด flow chart์ ๋ํด ์ดํด๋ณด๊ฒ ์ต๋๋ค.
์ฌ๊ธฐ๊น์ง 6๋จ์๊น์ง์ ์ค์ ๋ถ๋ถ์ ๋ํ ํต์ฌ์ ๋ฆฌ์์ต๋๋ค.
๐ Reference
'Computer Science > Computer Architecture' ์นดํ ๊ณ ๋ฆฌ์ ๋ค๋ฅธ ๊ธ
[์ปดํจํฐ๊ตฌ์กฐ] Interrupt Cycle (0) | 2022.10.11 |
---|---|
[์ปดํจํฐ๊ตฌ์กฐ] Instruction Cycle (0) | 2022.10.09 |
[์ปดํจํฐ๊ตฌ์กฐ] 2์ ๋ณด์, ์ค๋ฒํ๋ก์ฐ, Error Detection, n-bit bus, ์ ๊ฐ์ฐ๊ธฐ, ๋ฐ๊ฐ์ฐ๊ธฐ (0) | 2022.10.09 |
[์ปดํจํฐ๊ตฌ์กฐ] Data Representation (0) | 2022.09.07 |